EP1C20F40017N

Dòng mảng cổng có thể lập trình trường Cyclone® dựa trên quy trình 1.5-V,0.13-μm, quy trình SRAM bằng đồng tất cả các lớp, với mật độ lên tới 20.060 phần tử logic (LEs ) và tối đa 288 Kbits RAM. Với các tính năng như vòng lặp khóa pha (PLL) để tạo xung nhịp và giao diện tốc độ dữ liệu kép (DDR) chuyên dụng để đáp ứng các yêu cầu bộ nhớ DDR SDRAM và RAM chu kỳ nhanh (FCRAM), các thiết bị Cyclone là giải pháp tiết kiệm chi phí cho các ứng dụng đường dẫn dữ liệu. Thiết bị lốc xoáy hỗ trợ các tiêu chuẩn I/O khác nhau, bao gồm LVDS ở tốc độ dữ liệu lên tới 640 megabit/giây (Mbps) và 66- và 33-MHz, 64- và 32-bit kết nối thành phần ngoại vi (PCI), để giao tiếp và hỗ trợ các thiết bị ASSP và ASIC. Altera cũng cung cấp các thiết bị cấu hình nối tiếp chi phí thấp mới để cấu hình các thiết bị Cyclone.